ic设计大厂联发科宣布，携手台大电资学院及至达科技的研究成果，日前入选国际集成电路设计自动化(eda) 工具研究领域最具影响力、历史最悠久的电子设计自动化会议(acm / ieee design automation conference，dac)，将于7月大会发布，并为大会首届的宣传论文(publicity paper)，实力获得国际权威会议的高度肯定。
联发科指出，论文中提出多目标强化学习的芯片摆置设计法，弹性超越google之前于nature期刊发布的算法，更适用于多目标如功耗、性能和面积的芯片设计优化，可能够在降低开发成本、缩短开发时间、提升芯片性能等方面发挥重大效用，该技术已商用在联发科技移动通信的天玑(dimensity) 系列，也会广泛运用在其他产品线上。
eda (electronic design automation) 工具是芯片设计规模增加与制程复杂度攀升之下不可或缺的工具，主要在把电路系统的复杂问题转换成数学或逻辑模型，再利用算法解决问题。随着需求日益增加，eda正逐渐迈向人工智能新时代，全球知名企业早已纷纷投入大量资源进行研发，google为此在nature期刊发布的算法甚至在内部发生受瞩目的路线之争，足见其受重视程度。而联发科在此方面持续领先、与台大电资学院以及至达科技协同合作，发布《运用强化学习达到灵活的芯片摆置设计》(flexible chip placement via reinforcement learning) 论文，为人工智能结合eda技术打开了新篇章。把ai技术应用在ic设计，可优化金沙软件免费下载的解决方案，超越以人工方式达到功率、性能和面积的效益，大幅缩短ic设计进程，带动eda向智能化发展。
联发科芯片设计研发本部群资深副总经理蔡守仁表示，联发科追求技术领先，光2021年就投入新台币960亿元于前瞻技术研发，并长期与国际顶尖大学及学者合作投入前瞻领域研究。联发科技涉足尖端技术，也因此在既有的eda工具外，选择运用ai辅助特定环节的芯片设计，帮助设计人员提高效率并自动执行优化任务，让智能化的eda工具变成工程师的好助手。此次自研的方法让联发科技天玑(dimensity) 系列产品在功率、性能、芯片面积及进程ppas (power / performance / area / schedule) 等指标条件达到比传统方式更好的成果，也推动ai的研究及应用在ic设计更普及。
此次联发科技携手金沙app下载大厅的合作伙伴，提出用于先进制程，且融合ai和传统eda的纯无人芯片摆置方案，能按照电路设计者的偏好自动设计出相对应的电路，颠覆以往必须由设计者手动适应eda工具的流程，释放设计者更多的创作力，将eda工具的潜力往前推进一大步。
(首图来源：科技新报摄)